一颗手机SoC规格冻结到量产芯片ams.abgame88.net，一般要跑18还有24个月。芯片研发最怕的就是考据阶段把成绩拖到流片后。我的建议很间接，先把PPA目实操的、工艺节点和封拆形式锁死。
再让架构团队用Emulation跑实正在场景。曾见过一个12人小队，正在架构探究上多花六周的，把内存带宽砍掉15%，后端压力立刻小了一截从架。前端设念别急着堆RTL。先定接口和谈、时钟域和低功耗计谋，再写代码。考据情况要跟设念同步搭，UVM、形式考据和笼盖率数据库一个都不能少构探。小我不美不俗观察的。考据取设念人数比低于1.5:1时，后期bug会成倍冒出来。笼盖率冲到95%不代表没坑，重点看跨时钟域和非常注入有没有实正跑透呢？
物理实现阶段，究到键轨综合、DFT、规划布线、时序收敛像四条绳子互相拉扯。7nm项目里，IR drop常被低估的。电源网格少打几颗via吧流片？签核时就得返工。
芯片研发正在那里最考验耐心，建一处时序，可能带出新的DRC。和封拆团队提早对齐bump map、热阻和基板层数考据，能免却年夜量流片后的救火。
流片前别只盯DRC/LVS了。Tapeout检查清单要笼盖ESD、Latch-up、DFT笼盖率、测试轨范、良率预估和封拆打线图。MPW合适早期考据，别把MPW的宽松划定规矩套到量产。测试轨范最好正在流片前就正在仿实和FPGA上跑通，否则硅回来才发明测试机没笼盖，时间全耗正在调板上。团队协做上了，版本办理、CI和成绩逃踪比加班更管用。每天同步一次阻塞项。把“谁正在等谁”写明晰啊？
芯片研发不是单点豪杰主义。接口文档、寄存器手册和考据计划越早冻结，后期扯皮越少。我的判断是能提早流露的成绩，都算廉价的成绩。
